Ma recherche
Je recherche tout type de contrat, sur toute la région Occitanie, dans le Batiment.
Formations
01/2025 : Bac +5 - Université de Toulouse
Master Systèmes et Microsystèmes Embarqués
12/2023 : Bac +3 - Université de Toulouse
Licence Électronique, Énergie Électrique et Automatique (EEA)
12/2022 : Bac +2 - École Supérieure de Technologie Oujda
DUT Électronique et Informatique Industrielle
Expériences professionnelles
03/2025 - 09/2025 : Ingénieur Logiciel Embarqué – Drivers & Intégration Système (PFE) chez Secure-ic (cadence Design Systems), Rennes
Développement de drivers bas niveau sur plateforme JTAG RISC‑V, bring‑up HW/SW sur FPGA Zynq UltraScale+ (ZCU102), rédaction de plans de tests et validation sous UVM/QuestaSim (>90% de couverture), automatisation des flux Build & Test avec scripts Python/Tcl.
12/2024 - 12/2024 : Stage Microélectronique – Salle Blanche chez Insa Toulouse (aime), Toulouse
Participation au processus industriel complet (photolithographie, dopage, gravure) ainsi qu’à la caractérisation électrique I‑V sous pointe.
02/2022 - 06/2022 : Stage Fin d’Études DUT – Système de Tri Automatisé chez école Supérieure De Technologie Oujda, Oujda
Conception et routage PCB, développement de drivers C/C++ temps réel pour capteurs et actionneurs, validation avec oscilloscope et analyseur logique.
Langues
Français (Oral : maternelle / Ecrit : expérimenté), Anglais (Oral : courant / Ecrit : intermédiaire), Arabe (Oral : maternelle / Ecrit : expérimenté)
Atouts et compétences
C/C++ embarqué (Bare‑Metal, HAL, BSP, Drivers), FreeRTOS, Linux embarqué, Python, STM32 (ARM Cortex‑M) - STM32CubeIDE, RISC‑V, Intel Cyclone (Nios II), Xilinx Zynq UltraScale+, UART, I2C, SPI, CAN, JTAG, AMBA (AXI/AHB/APB), BLE, LoRaWAN, Conception d'interfaces homme‑machine embarquées, Tests unitaires, V&V, UVM/QuestaSim, CI/CD, couverture fonctionnelle >90 %, Git, GitLab, Jira, Cycle en V, Agile, UML, SysML, rédaction technique