Ma recherche
Je recherche tout type de contrat, sur toute la région Ile de France, dans le Batiment.
Formations
12/2025 : Bac +5 - École Nationale Supérieure des Ingénieurs de Caen (ENSICAEN)
Diplôme d’ingénieur — Génie Physique et Systèmes Embarqués Programmation (C/C++), algorithmes et structures de données, systèmes temps réel, protocoles de communication, Linux embarqué, filtrage spatial, traitement du signal, commande numérique.
12/2022 : - Lycée Mohamed V
Classes Préparatoires MP Mathématiques, Physique, Sciences Industrielles.
Expériences professionnelles
04/2026 - à ce jour : Ingénieur R&D – Intégration et Validation chez Apex Technologies, Massy
Industrialisation de systèmes embarqués intégrés dans des instruments optiques de mesure (photonique, laser, réseaux optiques). Développement firmware en C/C++. Implémentation d’interfaces de communication bas‑niveau (RS232, UART, I2C), gestion des timers, interruptions et périphériques matériels. Développement et maintenance de bancs de test automatisés en Python pour la validation des instruments.
02/2025 - 12/2025 : Ingénieur Logiciel (Stage) chez Valeo Brain Division, Créteil
Développement d’un système d’injection vidéo destiné au test d’un algorithme DMS (surveillance du conducteur). Intégration de caméras et lecture de flux vidéo en C++ sous Windows et Linux. Configuration des communications CAN et I2C entre systèmes embarqués (ECU, grabber). Mise en place d’une chaîne d’intégration continue avec Jenkins. Développement d’une architecture multi‑threadée et amélioration de la robustesse du pipeline C/C++ sous Linux. Conception d’une interface HMI avec Qt.
09/2024 - 02/2025 : Stage Développeur IA Embarquée chez Nxp Semiconductors, Caen
Conception d’un véhicule télécommandé avec détection d’objets IA sous Linux. Application multi‑threadée C/C++ sur Raspberry Pi 5. Déploiement de réseaux neuronaux via GStreamer/NNStreamer. Conception de la carte PCB sous Eagle, routage électronique, instrumentation.
04/2024 - 08/2024 : Stage de Recherche en Architecture informatique chez Université De Heidelberg, Heidelberg
Conception d’un System‑on‑Chip (SoC) basé RISC‑V pour le traitement d’image. Firmware C, Verilog/VHDL, tests Python. Implémentation FPGA Zybo‑Z7.
Langues
Français (Oral : maternelle / Ecrit : expérimenté), Anglais (Oral : notions / Ecrit : débutant), Allemand (Oral : notions / Ecrit : débutant)
Atouts et compétences
C/C++, Python, MATLAB/Simulink, VHDL/Verilog, Qt, OpenCV, GStreamer, PyTorch, TensorFlow, Git, Jenkins, CoreALM, Résolution de problèmes, Leadership, Autonomie, Communication
Centres d'intérêts
Voyage, Photographie, Associatif